Bài giảng Vi Xử Lý - chương 1

LINK DOWNLOAD MIỄN PHÍ TÀI LIỆU "Bài giảng Vi Xử Lý - chương 1": http://123doc.vn/document/538650-bai-giang-vi-xu-ly-chuong-1.htm

Bài giảng VI XỬ LÝ Chương 1: Giới thiệu vi xử lý
http://www.ebook.edu.vn 5
Có thể xem bộ giải mã lệnh như một từ điển lưu trữ nghóa của mỗi lệnh và các bước mà
μ
P cần thực hiện đối với mỗi lệnh được nhận vào. Giống như từ điển nếu có càng nhiều
trang thì có thể đònh nghóa được nhiều từ hơn, một
μ
P có thể hiểu càng nhiều lệnh hơn nếu
có bộ giải mã lệnh càng lớn.

- Thanh ghi lệnh IR: lưu giữ mã nhò phân của lệnh đang được thực thi.

- Khối thực thi (Execution Unit): thực thi và ghi kết quả câu lệnh. Các toán hạng (operand)
liên quan có mặt ở các thanh ghi (registers) hoặc có từ bus nội (internal bus).
+ ALU (Arithmetic Logic Unit): là một mạch điện tử có khả năng thực hiện các phép
toán số học (+, -, *, / …) và logic (AND, OR, NOT, XOR…).
+ Thanh ghi (Register): là một bộ nhớ cực nhanh, có dung lượng hạn chế nằm bên trong
μP. Các thanh ghi thường được dùng để lưu trữ các thông tin tạm thời. Mỗi thanh ghi có
một đòa chỉ để truy xuất tới nó. Các thanh ghi được nối với nhau hoặc đến các phần tử
Execution Unit: Khối thực thi
Control Unit: Khối điều khiển
Registers: Các thanh ghi
ALU (Arithmetic & Logic Unit): Khối logic - số học
Sequencer: Bộ điều khiển tuần tự
Instruction Register: Thanh ghi lệnh
Instruction Decoder: Bộ giải mã lệnh
Program Counter: Bộ đếm chương trình
Internal bus: Bus nội
Bus interface: Giao tiếp bus
Data bus driver: Bộ điều khiển bus dữ liệu
Control bus driver: Bộ điều khiển bus điều khiển
Address bus driver: Bộ điều khiển bus đòa chỉ
Address bus
Data bus
Control bus
Registers
(data, address)
ALU
Address bus
driver
Data bus
driver
Control bus
driver
Program Counter
Internal bus
Bus
Interface
Execution Unit Sequencer
Hình 1.6
Control
Unit
Instruction Decoder
Instruction Register
Bài giảng VI XỬ LÝ Chương 1: Giới thiệu vi xử lý
http://www.ebook.edu.vn 6
khác của μP hay nối với bus ngoài nhờ bus nội. Độ rộng của các thanh ghi có thể là 8-
bit, 16-bit, 32-bit hay 64-bit tùy thuộc vào loại μP.

Thông tin có thể là 2 giá trò cần được xử lý hay đòa chỉ chứa giá trò cần được xử lý nhận từ
bộ nhớ (hay I/O).
μ
P có càng nhiều thanh ghi và độ rộng càng lớn thì càng tốt vì lúc này chương trình
không phải thực hiện nhiều phép truyền thông tin giữa
μ
P và bộ nhớ do có thể truy xuất
trực tiếp từ thanh ghi, từ đó làm giảm thời gian truy xuất cũng như độ dài lệnh.

+ Khối điều khiển: tạo ra các tín hiệu điều khiển hoạt động của các bộ phận bên trong
và bên ngoài μP (tùy theo mã lệnh).
- Giao tiếp bus (Bus Interface): gồm ba bộ điều khiển bus để giao tiếp với bus bên ngoài
tương ứng: bus dữ liệu, bus điều khiển và bus đòa chỉ.

Việc tìm nạp lệnh từ bộ nhớ là một trong các thao tác cơ bản nhất mà
μ
P thực hiện, gồm các
bước như sau:
- Nội dung của PC được đặt lên bus đòa chỉ.
- Tín hiệu điều khiển READ được xác lập (chuyển sang trạng thái tích cực).
- Mã lệnh được đọc từ bộ nhớ và đưa lên bus dữ liệu.
- Mã lệnh được chốt vào thanh ghi lệnh IR bên trong.
- PC được tăng lên để chuẩn bò tìm nạp lệnh kế từ bộ nhớ.
Hình 1.7 minh họa luồng thông tin cho việc tìm nạp lệnh.



Hình 1.7

IV. BỘ NHỚ (MEMORY)
¾ Nhắc lại các đơn vò bit, nibble, byte, word [HTM – p.29]
− 1 nibble = 4 bit
− 1 byte = 8 bit
− Word là một nhóm gồm nhiều byte. Theo qui ước 1 word = 2 byte và 1 word dài = 4
byte (theo thế hệ vi xử lý 16-bit, 32-bit …)
Bài giảng VI XỬ LÝ Chương 1: Giới thiệu vi xử lý
http://www.ebook.edu.vn 7
1. Phân loại
Bộ nhớ thường được chia làm hai loại: bộ nhớ cơ bản (hay bộ nhớ chính – main memory) và
bộ nhớ lưu trữ (storage memory).
- Bộ nhớ chính: ROM và RAM.
- Bộ nhớ lưu trữ: băng từ, đóa mềm, đóa cứng…
Thông thường bộ nhớ lưu trữ được xem như là thiết bò I/O.
a. Bộ nhớ chỉ đọc – ROM (Read-Only Memory)
- Là bộ nhớ chỉ đọc, không thể sửa đổi thông tin trong các hoạt động thông thường.
- Thông tin ghi trong ROM sẽ không bò mất đi khi mất nguồn cung cấp.
- ROM được ghi bằng thiết bò chuyên dụng.
- ROM thường được dùng để chứa các chương trình và dữ liệu cố đònh (chương trình khởi
động, dữ liệu tra bảng …)
- Các loại ROM:
+ ROM: thông tin được ghi lúc chế tạo.
+ PROM (Programable ROM): là ROM trắng, chỉ cho phép ghi thông tin một lần duy
nhất.
+ EPROM (Erasable ROM): có thể ghi và xóa thông tin nhiều lần. Loại này được xóa
bằng cách rọi tia cực tím vào cửa sổ thủy tinh trên bề mặt.
+ EEPROM (Electrically EPROM): còn gọi là ROM điện, có thể ghi và xóa thông tin
bằng xung điện.
+ Flash ROM: tương tự EEPROM.
b. Bộ nhớ truy xuất ngẫu nhiên – RAM (Random Access Memory)
- Cho phép đọc/ghi thông tin bất kỳ lúc nào trong quá trình làm việc mà không cần thiết
bò đặc biệt.
- Thông tin trong RAM sẽ bò mất khi mất nguồn cung cấp.
- Có hai loại RAM chính:
+ RAM động – DRAM (Dynamic RAM): có cấu tạo từ các transistor MOSFET và tụ
điện (1 phần tử nhớ), lưu trữ thông tin bằng điện tích trong tụ nên thông tin có thể
mất đi (rò ró hết) nếu không có biện pháp duy trì thích hợp. Do đó cần có quá trình
làm tươi (refresh) đònh kì để phục hồi nội dung của các ô nhớ trước khi nó mất đi (rò
ró hết). DRAM có thể tích hợp với dung lượng lớn.
+ RAM tónh – SRAM (Static RAM): cấu tạo từ những Flipflop (FF) (1 phần tử nhớ),
mỗi FF lưu trữ một bit thông tin nên SRAM không cần quá trình làm tươi để duy trì
nội dung. Tuy nhiên, nó khó tích hợp với dung lượng lớn.
2. Cấu trúc bên trong tiêu biểu của bộ nhớ
- Bộ nhớ gồm các phần tử nhớ hay ô nhớ (memory cell) được tổ chức dưới dạng ma trận.
Mỗi ô nhớ chứa một bit thông tin.
- Mảng nhớ được phân chia thành một chuỗi các ngăn nhớ hay từ nhớ (word).
- Mỗi ngăn nhớ đều có một đòa chỉ duy nhất.
- Một ngăn nhớ có thể có 4-bit, 8-bit, 16-bit …
- Ký hiệu: số ngăn nhớ x độ rộng mỗi ngăn nhớ
Ví dụ: bộ nhớ 1024 x 8 bao gồm 2
10
ngăn nhớ, mỗi ngăn nhớ có 8-bit.

- Cấu trúc bên trong tiêu biểu của bộ nhớ:

Bài giảng VI XỬ LÝ Chương 1: Giới thiệu vi xử lý
http://www.ebook.edu.vn 8


- Các tín hiệu tiêu biểu trên một chip nhớ:
+
CS
(Chip Select): tín hiệu chọn chip (cho phép chip).
+
OE
(Output Enable): tín hiệu cho phép xuất dữ liệu (nhận xung kích
RD
từ
μ
P).
+
WE
(Write Enable): tín hiệu cho phép ghi dữ liệu (nhận xung kích
WR
từ
μ
P).
+ Address: các tín hiệu đòa chỉ (từ bus đòa chỉ) để chọn ngăn nhớ cần thao tác.
+ Data: các tín hiệu dữ liệu đọc ra (data output) hay ghi vào (data input), được nối với
bus dữ liệu.

3. Truy xuất bộ nhớ
* Các quy ước trên giản đồ thời gian: Hình 1.9
Hình 1.8



Memory
array
Write
Row
address
decoder
…
Column
address
decoder
…
EN
Three
State
driver

Data
Output
Data
Input
Data
OE )RD(
WE )WR(
CS
Address
Memory cell
Memory array: Mảng ô nhớ
Row address decoder: Bộ giải mã đòa chỉ hàng
Column address decoder: Bộ giải mã đòa chỉ cột
Memory cell: Ô nhớ
Three state driver: Bộ điều khiển ngõ ra 3 trạng thái
Data Output: Dữ liệu ra
Data Input: Dữ liệu vào
Address: Đòa chỉ
Write: Ghi
Bài giảng VI XỬ LÝ Chương 1: Giới thiệu vi xử lý
http://www.ebook.edu.vn 9



Bài giảng VI XỬ LÝ Chương 1: Giới thiệu vi xử lý
http://www.ebook.edu.vn 10
a. Truy xuất ROM
Giới thiệu EPROM 2764:
Đây là IC nhớ 28 chân 8K (8192 x 8) với 13 đường đòa chỉ và 8 đường dữ liệu. Chú ý
rằng chân /PGM không được điều khiển bởi vi xử lý, chỉ dùng cho bộ nạp dữ liệu vào
ROM. Điện áp VPP chỉ sử dụng khi nạp ROM, còn điện áp VCC = 5V là điện áp hoạt
động của ROM.







Quy trình đọc ROM:
1. Xác đònh đòa chỉ của ngăn nhớ cần truy xuất. CPU sẽ
đưa đòa chỉ này lên bus đòa chỉ đến ROM.
2. Kích hoạt tín hiệu chọn chip cho phép dữ liệu được xuất
ra bus dữ liệu.
3. CPU đợi 1 khoảng thời gian ngắn gọi là thời gian truy
cập để vi mạch nhớ giải mã đòa chỉ và xuất dữ liệu ra
đường dữ liệu. CPU xuất xung nhòp nạp dữ liệu vào thanh
ghi bên trong.
4. Tín hiệu chọn chip được đặt ở mức không tích cực và
xóa dữ liệu từ ROM vào CPU.


Hình 1.10
b. Truy xuất RAM
Giới thiệu RAM 6264
Đây là IC nhớ cho phép đọc ghi tùy ý, 28 chân 8K (8192 x 8) với 13 đường đòa chỉ và 8
đường dữ liệu.
Quy trình đọc RAM: tương tự như đọc dữ liệu từ ROM.


A0 – A12 Đường đòa chỉ
D0 – D7 Đường dữ liệu
/CE Chọn chip
/OE Cho phép xuất
/PGM Lập trình
A0
10
A1
9
A2
8
A3
7
A4
6
A5
5
A6
4
A7
3
A8
25
A9
24
A10
21
A11
23
A12
2
CE
20
OE
22
PGM
27
VPP
1
D0
11
D1
12
D2
13
D3
15
D4
16
D5
17
D6
18
D7
19
2764
Bài giảng VI XỬ LÝ Chương 1: Giới thiệu vi xử lý
http://www.ebook.edu.vn 11

















Hình 1.11

Hình 1.12
Quy trình ghi RAM:
1. Các đường địa chỉ được kết nối với RAM xác định ngăn nhớ nào trong RAM sẽ được kết nối.
2. Dữ liệu cần ghi vào RAM được xuất đến các đường dữ liệu vào của RAM.
3. Hệ thống phải đợi một khoảng thời gian nhỏ. Trong khoảng thời gian này RAM sẽ giải mã địa chỉ
và chọn ngăn nhớ mang địa chỉ nhận được. Khoả
ng thời gian này gọi là thời gian ghi vào RAM.
4. Đường dẫn R/W sẽ được đặt ở mức logic tương ứng với thao tác ghi vào RAM. Tín hiệu này cho
phép dữ liệu được ghi vào RAM
5. Chú ý rằng ở đây ta nói về các đường dẫn dữ liệu ra từ RAM và các đường dẫn dữ liệu vào RAM.
Trong thực tế vì rằng trong một khoảng khắc nhất định thì ta chỉ thực hiện một thao tác là đọc
hoặc ghi, nên cả hai loại
đường dẫn trên được thực hiện bằng một đường dẫn hai chiều chung.
A0 – A12 Đường đòa chỉ
D0 – D7 Đường dữ liệu
/CE Chọn chip
/OE Cho phép xuất
/WE Cho phép ghi
A0
10
A1
9
A2
8
A3
7
A4
6
A5
5
A6
4
A7
3
A8
25
A9
24
A10
21
A11
23
A12
2
CE
20
CS
26
WE
27
OE
22
D0
11
D1
12
D2
13
D3
15
D4
16
D5
17
D6
18
D7
19
6264
Bài giảng VI XỬ LÝ Chương 1: Giới thiệu vi xử lý
http://www.ebook.edu.vn 12

Hình 1.13
4. Giải mã đòa chỉ cho bộ nhớ
Trong một hệ thống vi xử lý, bộ nhớ có thể được tạo thành từ nhiều chip nhớ. Các chip này
đều dùng chung bus dữ liệu để trao đổi với μP. Do đó để tránh xung đột trên bus, cần phải
giải mã đòa chỉ để tại mỗi thời điểm chỉ cho phép một chip có thể kết nối với bus dữ liệu để
trao đổi với μP.
Kết nối mạch giải mã đòa chỉ tổng quát:

Hình 1.14
Quan hệ giữa giải mã đòa chỉ và bảng bộ nhớ:
Hình 1.15
Ví dụ: μP có 16 đường đòa chỉ (A
15

→
A
0
)
→
có thể quản lý 2
16
= 2
6
.2
10
= 64 K

=

65536

đòa chỉù:
+ 3 bit cao (A
15

→
A
13
) được đưa đến bộ giải mã (ở đây dùng IC 74LS138).
+ 13 bit thấp (A
12

→
A
0
) được đưa đến các chip nhớ.
→

có 2
3
= 8 vùng, mỗi vùng có 2
13
= 2
3
.2
10
= 8 K

=

8192

đòa chỉ.
Các bit đòa chỉ
m bit
đến bộ
giải mã
đòa chỉ
n bit
đến các
chip nhớ
MSB LSB
……
2
n

đòa chỉ
2
m

vùng
Bảng bộ nhớ



μP

Mạch giải mã
đòa chỉ

Bus đòa chỉ
Đến các chân đòa chỉ
của các chip nhớ
CS1
CSn
Đến các chân
chọn chip của
các chip nhớ
Bài giảng VI XỬ LÝ Chương 1: Giới thiệu vi xử lý
http://www.ebook.edu.vn 13

V. NHẬP/XUẤT (I/O – INPUT/OUTPUT)
1. Phân loại
- Theo chiều trao đổi dữ liệu:
+ Thiết bò xuất
+ Thiết bò nhập
+ Thiết bò nhập/xuất
- Theo dạng truyền dữ liệu:
+ Nối tiếp: đồng bộ và bất đồng bộ (thêm bit start, stop)
+ Song song
2. Cấu trúc tiêu biểu của port I/O
- Các port nhập (I) và xuất (O) giao tiếp μP với các thiết bò ngoài không thể nối trực tiếp
đến các bus.
- Về cơ bản, một port xuất chỉ là một thanh ghi (hình 1.17). Khi μP ghi ra đòa chỉ được gán
cho port, port sẽ chứa dữ liệu có từ bus dữ liệu. Như vậy nó cung cấp ngõ ra có chốt cho các
thiết bò ngoài.
- Một port nhập thông thường là một bộ đệm 3 trạng thái (hình 1.18). Khi μP đọc vào từ đòa
chỉ được gán cho port, bộ đệm 3 trạng thái sẽ đưa dữ liệu từ các ngõ nhập ngoài vào bus dữ
liệu rồi μP đọc dữ liệu từ bus.
Hình 1.17

A14
A13
74LS138
A
B
C
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
G1
G2A
G2B
+5V
0
A15
0000 → 1FFF
2000 → 3FFF
4000 → 5FFF
6000 → 7FFF
8000 → 9FFF
A000 → BFFF
C000 → DFFF
E000 → FFFF
Đưa đến
các chân
chọn chip
của các
chip nhớ
Hình 1.16
Q outputs
(Register)
D inputs
EN

μP
STB
Bus dữ liệu


Luồng dữ liệu
Các tín hiệu xuất
đến các TB ngoài
Bài giảng VI XỬ LÝ Chương 1: Giới thiệu vi xử lý
http://www.ebook.edu.vn 14
Hình 1.18
3. Giải mã đòa chỉ cho I/O
a. I/O trực tiếp (Đònh đòa chỉ I/O theo kiểu trực tiếp)
- Các đòa chỉ thiết bò I/O tách khỏi các đòa chỉ bộ nhớ.
- μP cung cấp hai đường điều khiển đọc và ghi riêng cho I/O:
IOR
và
IOW
.
- Giải mã đòa chỉ cho I/O tương tự như giải mã đòa chỉ cho bộ nhớ.
Lưu ý: Một số thiết bò I/O có thể không có các tín hiệu đòa chỉ.
Ví dụ:
Giải mã đòa chỉ cho I/O:
Hình 1.20
Address bus



μP
MEMR
IOR
IOW
MEMW
Đến bộ nhớ
Đến I/O
Hình 1.19
I/O
0

Bộ đệm
dữ liệu
0 CS
IOW
IOR
I/O
1
Bộ đệm
dữ liệu
1 CS
IOW
IOR
I/O
n

Bộ đệm
dữ liệu
n CS
IOW
IOR




μP
Bus dữ liệu
Bus điều khiển
Mạch giải mã
chọn thiết bò
Bus đòa chỉ
Inputs
(3-state buffer)
Outputs
EN

μP
STB
Bus dữ liệu


Luồng dữ liệu
Các tín hiệu nhập
từ các TB ngoài